Description
Logique CMOS basse tension
Boîtier contenant une porte
Tension d’utilisation : 1,65 à 5,5 V
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS
Les performances de verrouillage dépassent 100 mA conformément à JESD 78 classe II
La protection ESD dépasse JESD 22
Avis
Il n’y a pas encore d’avis.